第(2/3)页

    一个小时之后。

    “这一张数字电路图就是这样子设计！到时候你遇到什么不懂的地方再问我。”

    “除了数字电路图之外，你还要画另外的电路图，那就是数字电路仿真……”写完了Verilog，，当然就要跑数字仿真了.，一般会用到Synopsys  的VCS或者Mentor  Graphics的MMSIM之类的。

    这个仿真非常快，因为每一个MOS管都被看成是开关，然后加上一些非常粗糙的模拟出来的延迟时间.目的是看你写出来的玩意能不能正常工作。

    巴拉巴拉，肖俊大约说了半个小时，然后对着银河管家说道：“等你把这个数字仿真弄出来之后，你对这个数据进行分析，对参数进行计算，然后再模拟一遍看看有没有出问题！”

    “是，主人！”

    “弄完以上两个接下来那就是——模拟电路电路图！到时候你使用Cadence设计……”这个设计图就比较的重要了，肖俊一口气说了2个小时，喝了两大杯水。

    为什么说它难，是因为模拟电路的自由度非常高!比方说，一个MOS管在数字电路条件下就是一个开关，但是在模拟电路里面，根据栅极电压和电路结构不一样，分分钟完成开路-大电阻-放大器-电流源-导通各种功能.，所以呢，模拟电路基本就得手画了。但是有银河管家在肖俊不需要手画！

    接下来说完以上的东西，肖俊又把综合电路给阐述了一遍。综合电力其实就是把一堆描述性质的语言转换成真正的Standard  Cell  (标准门电路)。

    接下来一个星期，肖俊都是在跟银河管家叙述自己想象当中的构架设计图纸要求、规格、还有方向。

    银河管家除了一遍开始设计画图之外，也把肖俊的话全部都存储起来，了解，消化，然后运用。

    之所以肖俊用了一个星期才把整个芯片构架设计图给讲完，只要是里面的东西太多了。

    模拟电路、数字电路、Design  Rule  Check  (DRC)、Area  XX  too  small、Layout  Versus  Schematic  check  (LVS)、Layout  does  not  match  Schematic……

    这只是手机芯片五分之一的设计图啊。

    不过把这些都灌输给了银河管家之后，它也是开始全面设计这些设计图纸了。
    第(2/3)页